ID บทความ: 000078236 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 13/02/2014

VCCIO และ VCCPD ที่รองรับการผสมผสานแรงดันไฟฟ้าสําหรับธนาคาร IO ที่มีอินพุตและ/หรือเอาต์พุต LVDS ในอุปกรณ์ Stratix V, Arria V และ Cyclone V รองรับอะไรบ้าง

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ตารางต่อไปนี้แสดงการผสมผสาน VCCIO และ VCCPD ที่รองรับสําหรับธนาคาร IO ที่มีอินพุตและ/หรือเอาต์พุต LVDS ในอุปกรณ์ Stratix® V, Arria® V และ Cyclone® V

 

 

VCCPD(V)

2.5

VCCIO(V)

3.3

-

3.0

-

2.5

อินพุต/เอาต์พุต

1.8

อินพุต

1.5

อินพุต

1.2

อินพุต


 

 

 

 

 

 

 

 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 15 ผลิตภัณฑ์

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้