ID บทความ: 000078182 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2014

การจําลอง Quartus II NativeLink ล้มเหลวสําหรับอุปกรณ์ Stratix V เมื่อเลือก Generate Value Change Dump (VCD)

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ในการเปิดตัวซอฟต์แวร์ 13.0 Quartus® II การจําลอง NativeLink สําหรับอุปกรณ์ Stratix® V ไม่อนุญาตให้ใช้ Value Change Dump (VCD) แต่ ตัวเลือกนี้สามารถเลือกได้ภายใต้ การตั้งค่าเครื่องมือ EDA > หน้าต่าง การจําลอง หากคุณเลือก สร้างสคริปต์ไฟล์ Generate Value Change Dump (VCD) และ คอมไพล์ เกณฑ์มาตรฐานการทดสอบ NativeLink สร้างไฟล์ .do พร้อมส่วนขยาย _run_msim_gate_verilog.do ไฟล์นี้ประกอบด้วย _dump_all_vcd_nodes.tcl ทําให้การจําลองล้มเหลว ไม่มีข้อความแสดงข้อผิดพลาดหรือคําเตือน เพื่อรายงานข้อผิดพลาด

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ 13.0 Quartus® II รุ่น Service Pack 1.

    หากต้องการคอมไพล์การออกแบบของคุณ อย่าเลือก สร้างมูลค่า เปลี่ยนสคริปต์ไฟล์ Dump (VCD) หรือลบ_dump_all_vcd_nodes.tclไฟล์ จาก_run_msim_gate_verilog.do

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® V FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้