ทําไมฉันจึงเห็นข้อผิดพลาดในการอ่านแบบสุ่มโดยใช้คอนโทรลเลอร์ DDR2...

สิ่งแวดล้อม

Quartus Edition

Intel® Quartus® II Subscription Edition

ค้นพบเวอร์ชัน: 12.1.1 แก้ไขเวอร์ชัน: 13.1

คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Quartus II เวอร์ชั่น 13.0sp1 และก่อนหน้า เอาต์พุตของบล็อกลอจิก DQS อาจทําให้เกิดข้อผิดพลาดในการอ่านแบบสุ่ม

การกําหนดค่าต่อไปนี้อาจได้รับผลกระทบ:

Arria® V: DDR3 และ DDR3L SDRAM ออกแบบที่ทํางานต่ํากว่า 450 MHz
Arria V: ความถี่ปฏิบัติการที่รองรับทั้งหมดสําหรับ DDR2/LPDDR2 SDRAM
Cyclone® V: ความถี่ปฏิบัติการที่รองรับทั้งหมดสําหรับ DDR3/DDR3L/DDR2/LPDDR2 SDRAM

ความละเอียด

ปัญหานี้ได้รับการแก้ไขด้วยซอฟต์แวร์ Quartus II เวอร์ชัน 13.0sp1 dp5 และใหม่กว่า

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 12 ผลิตภัณฑ์

Arria® V SX SoC FPGA

Cyclone® V ST SoC FPGA

Arria® V ST SoC FPGA

Arria® V GX FPGA

Arria® V FPGA และ SoC FPGA

Arria® V GT FPGA

Cyclone® V FPGA และ SoC FPGA

Cyclone® V SE SoC FPGA

Cyclone® V E FPGA

Cyclone® V SX SoC FPGA

Cyclone® V GT FPGA

Cyclone® V GX FPGA

เลือกภาษาของคุณ