ID บทความ: 000078105 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 27/08/2013

ฉันจะเชื่อมต่อพินนาฬิกาและสัญญาณนาฬิกาเอาต์พุต PLL เข้ากับ Global Clock Control Block ในอุปกรณ์ Stratix® II ได้อย่างไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เมื่อเลือกแหล่งนาฬิกาแบบไดนามิก คุณสามารถเลือกระหว่างแหล่งต่างๆ ในคู่ต่อไปนี้:

  • เอาต์พุต PLL สองรายการ (เช่น เอาต์พุต C0 หรือ C1 จาก PLL หนึ่งรายการ)
  • PLL สองตัว (เช่น เอาต์พุตสัญญาณนาฬิกา C0/C1 ของ PLL หนึ่งอัน หรือเอาต์พุตสัญญาณนาฬิกา C0/C1 ของ PLL อื่นๆ)
  • พินนาฬิกาสองพิน (เช่น CLK0 หรือ CLK1)
  • การรวมกันของพินนาฬิกาและเอาต์พุต PLL

พินนาฬิกาสามารถเชื่อมต่อกับพอร์ต 0 และ 1 ของบล็อกการควบคุมนาฬิกาเท่านั้น เอาต์พุต PLL สามารถเชื่อมต่อกับพอร์ต 2 และ 3 ของบล็อกการควบคุมนาฬิกาเท่านั้น แม้แต่ตัวนับเอาต์พุต CLK และ PLL แบบตัวเลขก็สามารถเชื่อมต่อเข้ากับพอร์ตอินพุตของบล็อก ALTCLKCTRL ได้ ตัวนับเอาต์พุต CLK และ PLL ที่มีหมายเลขคี่จะเชื่อมต่อกับพอร์ตคี่ของบล็อก ALTCLKCTRL

หากการออกแบบใช้สัญญาณนาฬิกาออก PLL สองตัวบนบล็อกการควบคุมนาฬิกาที่ไม่มีพินนาฬิกาใดๆ การสร้างอินสแตนซ์ MegaWizard® Plug-In Manager ต้องยังคงมี 4 พอร์ต เนื่องจากเอาต์พุต PLL สามารถเชื่อมต่อกับพอร์ต 2 และ 3 ของบล็อกการควบคุมนาฬิกาเท่านั้น

ดูส่วนการตอกบัตรในคู่มือ Stratix II ฉบับที่ 2 บทที่ 1 เพื่อทําความเข้าใจการผสมผสานที่เป็นไปได้กับบล็อกการควบคุมนาฬิกาหนึ่งบล็อก ตัวอย่างเช่น สําหรับ Global Clock 0 บล็อกการควบคุมนาฬิกาสามารถยอมรับอินพุตจากพินนาฬิกา CLK0p และ CLK1p และเอาต์พุต C0 และ C1 จาก PLL1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้