คำอธิบาย
ซอฟต์แวร์ Quartus® II ไม่รองรับการนําเข้า Verilog netlists ที่เกิดขึ้นจากคอมไพเลอร์การออกแบบ Synopsys อย่างเป็นทางการ
ซอฟต์แวร์ Quartus II อาจสร้างข้อผิดพลาดระหว่างการคอม ไพล์เมื่อ Design Compiler ถูกตั้งค่าเป็นเครื่องมือสังเคราะห์และไฟล์การแมปไลบรารี (.lmf) จะถูกระบุผ่านทางเมนู การตั้งค่าเครื่องมือ EDA
ในการแก้ไขปัญหานี้ ให้ตั้งค่า Altsyn.lmf ไฟล์การแมปไลบรารีตามขั้นตอนเหล่านี้:
-
เลือก การตั้งค่า จากเมนู การมอบหมาย
-
ภายใต้ การตั้งค่าการวิเคราะห์และการสังเคราะห์ ให้เลือก Verilog HDL Input
-
ใส่พาธไปยัง Altsyn.lmf ไฟล์การแมปไลบรารีของคุณในกล่อง ไฟล์การแมปไลบรารี
ไฟล์ altsyn.lmf สามารถพบได้ในไดเรกทอรีการติดตั้ง Quartus II: <พาธการติดตั้งQuartus II>\quartus\lmf