คำอธิบาย
เนื่องจากปัญหาที่ทราบกันในซอฟต์แวร์ Quartus® II เวอร์ชั่น 14.1 Intel® FPGA IP Soft LVDS RX ในโหมด PLL ภายนอก อาจทํางานไม่ถูกต้องในอุปกรณ์ Intel® MAX® 10
เนื่องจากพอร์ต rx_syncclock และ rx_readclock ขาดหายไปจาก Intel FPGA IP Soft LVDS Intel MAX 10 FPGA ซึ่งจะทําให้ ข้อมูลแบบ ขนาน rx_out แสดงข้อมูลที่ติดอยู่
ความละเอียด
หากต้องการแก้ไขปัญหานี้ เปลี่ยน Intel FPGA IP Soft LVDS RX เป็นโหมด PLL ภายใน
ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Intel Quartus รุ่นใหม่ในอนาคต