ID บทความ: 000078011 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 13/08/2012

มีปัญหาใดๆ กับตัวรับส่งสัญญาณที่ลดการกําหนดค่าใหม่แบบไดนามิก MIF ในอุปกรณ์ Stratix IV และอุปกรณ์ Arria II หรือไม่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ใช่ มีปัญหากับตัวรับส่งสัญญาณลดการกําหนดค่าใหม่แบบไดนามิก MIF ในอุปกรณ์ Stratix® IV และ Arria® II เมื่อใช้ซอฟต์แวร์ Quartus® II เวอร์ชั่น 9.1-SP1 และ 9.1-SP2

เมื่อใช้การกําหนดค่าใหม่แบบไดนามิก MIF ที่ลดลง และใช้โหมด 'การกําหนดค่าแชนแนลใหม่กับโหมดเลือก PLL ของตัวส่งสัญญาณ' (reconfig_mode_sel = 110) อาจมีการผลิตtx_dataoutและtx_clkoutที่ไม่ถูกต้อง

ในการแก้ไขปัญหานี้ ให้ใช้โหมด 'การกําหนดค่าแชนแนลและ CMU PLL ใหม่' (reconfig_mode_sel = 101)

ปัญหานี้มีผลต่อการจําลองและฮาร์ดแวร์

ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชั่นในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

Stratix® IV GX FPGA
Stratix® IV GT FPGA
Arria® II GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้