ในโหมดปกติ พาธความคิดเห็น PLL มาจากเครือข่ายนาฬิกาทั่วโลกที่จะลดการหน่วงเวลาของนาฬิกาในการลงทะเบียนสําหรับเอาต์พุตสัญญาณนาฬิกา PLL เฉพาะนั้น
ในโหมด Zero Delay Buffer พาธข้อเสนอแนะ PLL จะถูกจํากัดไว้ที่พินเอาต์พุตภายนอก PLL เฉพาะ สัญญาณนาฬิกาที่ขับเคลื่อนด้วยชิปบน PLL_OUT พินเป็นเฟสที่สอดคล้องกับอินพุตสัญญาณนาฬิกา PLL เพื่อลดความล่าช้าระหว่างอินพุตสัญญาณนาฬิกาและเอาต์พุตสัญญาณนาฬิกาภายนอก หากยังใช้ PLL เพื่อขับเคลื่อนเครือข่ายนาฬิกาภายใน เครือข่ายนาฬิกาดังกล่าวจะมีการเปลี่ยนเฟสที่สอดคล้องกันด้วย
ในโหมด No Compensation พาธข้อเสนอแนะ PLL จะถูกจํากัดไว้ที่ลูป PLL โดยไม่ได้มาจากเครือข่ายนาฬิกาทั่วโลกหรือแหล่งข้อมูลภายนอก ไม่มีการชดเชยเครือข่ายนาฬิกา แต่โหมดนี้จะลดค่า jitter บนนาฬิกา โหมดนี้อาจนําไปสู่การถือครองที่เป็นบวกในการลงทะเบียน I/O Element (IOE) คุณสามารถชดเชยได้ด้วยการเปลี่ยนเฟสด้วยตนเอง