คำอธิบาย
ตัวอย่างการออกแบบคอร์ SerialLite II IP บน altera.com (http://www.altera.com/support/examples/interfaces-peripherals/exm-seriallite-stratix-v.html) รองรับการจําลองแบบ Verilog เท่านั้น คุณอาจพบปัญหาหากคุณจําลองตัวอย่างการออกแบบใน VHDL
ความละเอียด
ไม่มีวิธีแก้ปัญหาใดๆ คุณต้องสร้างการจําลอง VHDL ของคุณเองโดยดูตัวอย่างการออกแบบ Verilog HDL ที่มีอยู่ใน altera.com