คำอธิบาย
เนื่องจากข้อบกพร่องใน SOPC® Builder PCI Express® Core Clock Out จะถูกตั้งค่าเป็น 125MHz เสมอ
ซึ่งอาจทําให้เกิดความล้มเหลวในการกําหนดเวลาใน -7 และ -8 เกรดความเร็วของอุปกรณ์
ความละเอียด
วิธีแก้ไขปัญหานี้:
แก้ไขไฟล์ pcie_compiler_0_core.v ด้วยตนเองและเปลี่ยน
altpcie_hip_pipen1b_inst.core_clk_divider = 2 to
altpcie_hip_pipen1b_inst.core_clk_divider = 4
ปัญหานี้มีผลต่อเวอร์ชันทั้งหมดของ SOPC Builder สูงสุดและรวมถึง v10.1
ปัญหานี้ได้รับการแก้ไขใน Quartus® II เวอร์ชั่น 10.1SP1 ขอแนะนําให้ลูกค้าอัพเกรดเป็น Quartus® II รุ่นนี้และสร้างใหม่