ID บทความ: 000077755 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 12/09/2012

ทําไมsource_sopและsource_eopของฉันจึงถูกปรับให้เหมาะสมจากการใช้งาน Multichannel FIR Compiler II ของฉัน

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย เนื่องจากข้อบกพร่องใน Quartus® II FIR Compiler II Megafunction การใช้งานหลายแชนเนลอาจส่งผลให้source_sopและsource_eopถูกปรับให้เหมาะสมออกไปซึ่งอาจทําให้เกิดปัญหาในการออกแบบของคุณหรือในการจําลองระดับเกต
    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ให้ปรับเปลี่ยนของคุณ auk_dspip_avalon_streaming_controller_hpfir.v/vhd ไฟล์ที่อยู่ในโฟลเดอร์โครงการของคุณ/fir_variation_folder>.  ในไฟล์นี้ ที่ด้านล่างของบล็อกสถาปัตยกรรม ก่อน โครงสร้างสิ้นสุด บรรทัด เพิ่มการบ้านตาม:

    source_packet_error <= sink_packet_error;

    ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus II ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Stratix® V E FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้