ID บทความ: 000077747 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 26/04/2018

ฉันควรใช้การควบคุมอัตรา Slew ของสัญญาณเอาต์พุต TX ของ Intel Stratix10 L-tile และอุปกรณ์ตัวรับส่งสัญญาณ H-tile เมื่อปิดใช้งาน "ใช้การตั้งค่าอนาล็อก TX PMA เริ่มต้น"

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คุณอาจต้องการใช้อัตรา Slew ที่เหมาะสมของสัญญาณเอาต์พุต TX ตามอัตราข้อมูลสําหรับลิงก์ตัวรับส่งสัญญาณอุปกรณ์ Intel Stratix® 10 ของคุณ

ความละเอียด

คุณสามารถเลือกอัตราสเกลสัญญาณเอาต์พุต TX ในลิงก์การเข้าถึงแบบสั้นตามตารางที่แนะนําด้านล่าง

 

ตารางที่ 1: ตารางการเลือก Slew Rate

ดาต้าเรต (Gbps)

อัตรา Slew

slew_r1

1 <= การให้ข้อมูล< 3

slew_r3

3 <= การให้ข้อมูล< 6

slew_r4

6 <= ข้อมูล

slew_r5

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

Intel® Stratix® 10 GX FPGA
Intel® Stratix® 10 FPGA และ SoC FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้