ID บทความ: 000077697 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 30/11/2015

สัญญาณtx_lanes_alignedแกน IP Interlaken 50G อาจถอดแยกโดยไม่คาดคิดบนอุปกรณ์ Arria 10

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เมื่อกําหนดค่าคอร์ 50G Interlaken IP บนอุปกรณ์ Arria 10 อาจเป็นไปได้ ถอดรหัส tx_lanes_aligned สัญญาณโดยไม่คาดคิด ปัญหานี้เกิดขึ้น เนื่องจากตามค่าเริ่มต้น แล้ว แกน IP ไม่มีการบัฟเฟอร์ที่เพียงพอในเส้นทาง จากอินเตอร์เฟซการถ่ายโอนข้อมูลผู้ใช้ TX ไปยังตัวรับส่งสัญญาณ

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ ให้ BYPASS_LOOSEFIFO ตั้งค่า RTL เป็นค่า 0 คุณสามารถแก้ไข ไฟล์ ilk_core_50g_150/synth/ilk_core_50g.sv หรือระบุค่า 0 สําหรับพารามิเตอร์นี้เมื่อคุณสร้างอินสแตนซ์แกน IP

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 15.1 ของคอร์ 50G Interlaken IP

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้