คำอธิบาย
ในคู่มืออุปกรณ์ Cyclone V คู่มืออ้างอิงทางเทคนิคของระบบโปรเซสเซอร์ Hard, นาฬิกาเอาต์พุต SDRAM PLL จะถูกระบุไว้ในตารางที่ 2-6 ความถี่สูงสุดของแต่ละนาฬิกาขึ้นอยู่กับเกรดความเร็วของอุปกรณ์ และคุณสามารถดูตารางด้านล่างได้
ชื่อ Clk / เกรดความเร็วของอุปกรณ์ | C6 | C7, I7 | C8, A7 |
ddr_dqs_base_clk | สูงสุด 533 MHz | สูงสุด 533 MHz | สูงสุด 400 MHz |
ddr_2x_dqs_base_clk | สูงสุด 1066 MHz | สูงสุด 1066 MHz | สูงสุด 800 MHz |
ddr_dq_base_clk | สูงสุด 533 MHz | สูงสุด 533 MHz | สูงสุด 400 MHz |
ความละเอียด
ช่วงความถี่จะรวมอยู่ในคู่มือวางจําหน่ายในอนาคต