เริ่มจากซอฟต์แวร์ Quartus® II เวอร์ชั่น 10.1 SP1 มีการเปลี่ยนแปลงในการปรับใช้ PCI Express® IP เมื่อใช้ Qsys และ SOPC Builder การเปลี่ยนแปลงใช้การเชื่อมต่อกับสัญญาณ / พอร์ตอื่น ๆ ภายใน IP เพื่อบรรเทาความจําเป็นที่ลูกค้าไม่จําเป็นต้องแก้ไข นี่คือเหตุผลที่ไม่ได้นําสัญญาณ / พอร์ตเหล่านี้ออกไปยังรายการการเชื่อมต่อระดับสูงสุดของ IP ในเครื่องมือระบบ, Qsys และ SOPC Builder
จริงๆ แล้ว การปรับใช้พื้นฐานจะส่งผลในข้อความเตือน ข้อความเตือนเหล่านี้สามารถละเลยได้อย่างปลอดภัย
สัญญาณ /พอร์ตอื่นๆ ที่อาจสร้างข้อความเตือนเดียวกันและสามารถละเลยได้อย่างปลอดภัย:
pcie_internal_hip.rc_rx_digitalreset
pcie_internal_hip.tx_deemph_ โดยที่ x = 1 ถึงจํานวนเลนที่รองรับ
pcie_internal_hip.tx_margin_ โดยที่ x = 1 ถึงจํานวนเลนที่รองรับ
pipe_interface_internal.pll_powerdown_pcs
pipe_interface_internal.rateswitch_pcs
pipe_interface_internal.rateswitchbaseclock_pcs
refclk_conduit.conduit_out_<2:9>
ซึ่งจะได้รับการแก้ไขในซอฟต์แวร์ Quartus II ในอนาคต