คอร์ PCIe® Hard IP พร้อมการกําหนดค่า RootPort และ Avalon®-MM รองรับคําขออ่านและเขียน IO ผ่านพอร์ต CRA การส่งคําขออ่าน IO ให้เสร็จสิ้นผ่านทางพอร์ต CRA ด้วย
พอร์ต Txs Slave ไม่รองรับคําขอ IO และแข่งขันกับคําขออ่าน IO
คอร์ PCIe® Hard IP พร้อมการกําหนดค่า RootPort และ Avalon®-MM รองรับคําขออ่านและเขียน IO ผ่านพอร์ต CRA การส่งคําขออ่าน IO ให้เสร็จสิ้นผ่านทางพอร์ต CRA ด้วย
พอร์ต Txs Slave ไม่รองรับคําขอ IO และแข่งขันกับคําขออ่าน IO
1
การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com
เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้