ข้อผิดพลาด(15744): ( โทโพโลยี != EHIP_4CH_PTP_FEC ) ในซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชัน 19.1 และรุ่นก่อนหน้า

เนื่องจากข้อบกพร่องในซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชัน 19.1 และรุ่นก่อนหน้า คุณอาจเห็น Intel® Quartus® Prime Fitter ต่อไปนี้หากสร้างอินสแตนซ์สําเนาสองสําเนาของ Intel E-Tile Hard IP สําหรับ Intel FPGA IP อีเธอร์เน็ตในอุปกรณ์ E-Tile ของตัวรับส่งสัญญาณ Intel® Stratix® 10 และ Intel Agilex® 7 FPGAs

ข้อผิดพลาด(15653): Fitter ไม่พบการกําหนดค่าทางกฎหมายสําหรับอะตอมต่อไปนี้ อัปเดตคอร์ IP ตัวรับส่งสัญญาณ PHY ที่ล้าสมัย แก้ไขงานพินที่ผิดกฎหมาย จากนั้นคอมไพล์การออกแบบของคุณซ้ํา
ข้อผิดพลาด(15744): In atom <path>|alt_ehipc3_0|alt_ehipc3_hard_inst|EHIP_CORE.c3_ehip_core_inst'
ข้อผิดพลาด(15744): การตั้งค่าต้องตรงกับเงื่อนไขตั้งแต่หนึ่งเงื่อนไขขึ้นไป:
ข้อผิดพลาด(15744): ( โทโพโลยี != EHIP_4CH_PTP_FEC )

คุณอาจเห็นข้อผิดพลาดนี้เมื่อ Intel E-Tile Hard IP สองตัวสําหรับอีเธอร์เน็ตได้รับการกําหนดค่าสําหรับ 25GbE โดยเปิดใช้งาน PTP และ RSFEC และจํากัดอยู่ที่บล็อก PTP ที่อยู่ติดกัน

ตัวอย่างเช่น:

• Intel E-Tile Hard IP สองตัวที่กําหนดค่าสําหรับอีเธอร์เน็ตสําหรับ 25GbE โดยเปิดใช้งาน PTP และ RSFEC ซึ่งมีข้อจํากัดในการใช้ตําแหน่ง EHIP EHIP_CORE_0 และ EHIP_CORE_1 อาจล้มเหลว
• Intel E-Tile Hard IP สองตัวที่กําหนดค่าสําหรับอีเธอร์เน็ตสําหรับ 25GbE โดยเปิดใช้งาน PTP และ RSFEC ซึ่งมีข้อจํากัดในการใช้ตําแหน่ง EHIP EHIP_CORE_2 และ EHIP_CORE_3 อาจล้มเหลว
• Intel E-Tile Hard IP สองตัวสําหรับอีเธอร์เน็ตที่กําหนดค่าสําหรับ 25GbE โดยเปิดใช้งาน PTP และ RSFEC ซึ่งมีข้อจํากัดในการใช้ตําแหน่ง EHIP EHIP_CORE_0 และ EHIP_CORE_2 อาจพอดี
• Intel E-Tile Hard IP สองตัวสําหรับอีเธอร์เน็ตที่กําหนดค่ามาสําหรับ 25GbE โดยเปิดใช้งาน PTP และ RSFEC ซึ่งมีข้อจํากัดในการใช้ตําแหน่ง EHIP EHIP_CORE_1 และ EHIP_CORE_3 อาจพอดี
  

ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชัน 19.2 และใหม่กว่า