ทําไมจึงพบการสูญเสียแพ็กเก็ตในอินเทอร์เฟซ Intel® Stratix® 10 L-Tile/H-Tile Transceivers 10G RX

เนื่องจากปัญหาใน Intel® Stratix®10 L-Tile/H-Tile Transceiver RX Core FIFO จะพบการสูญเสียแพ็กเก็ตในอินเทอร์เฟซ RX หากมีคุณสมบัติตรงตามเงื่อนไขต่อไปนี้ทั้งหมด:

• ตัวรับส่งสัญญาณ PCS RX Core FIFO ที่ปรับปรุงใหม่ได้รับการกําหนดค่าในโหมด 10GBASE-R
• PPM แบบไม่เป็นศูนย์ระหว่างพาร์ทเนอร์ลิงก์ TX และตัวรับส่งสัญญาณ Intel Stratix 10 RX และนาฬิกาที่กู้คืนโดย Intel Stratix 10 RX CDR นั้นช้ากว่าrx_coreclkin
• การรีเซ็ตตัวรับส่งสัญญาณ PHY อาจทําให้เกิดปัญหาได้
  

แอปพลิเคชันทั่วไปที่ได้รับผลกระทบจากปัญหานี้มีดังต่อไปนี้:

- ค่าความหน่วงแฝงต่ํา 10GBASE-R, 10GBASE-R หรือค่าที่ตั้งไว้ล่วงหน้า 10GBASE-R พร้อม FEC ของ KR ใน IP PHY แบบเนทีฟ

- IP PHY 10GBASE-KR

- การออกแบบตัวอย่าง 10GBASE-R ของ IP อีเธอร์เน็ต 10G MAC ความหน่วงแฝงต่ํา

เมื่อเกิดปัญหาขึ้น อักขระ IDLE จะถูกแทรกอย่างไม่ถูกต้องระหว่างแพ็กเก็ต preambles ไม่สามารถจดจําส่วนหัวแพ็กเก็ตที่เสียหายที่เลเยอร์ MAC ส่งผลให้สูญเสียแพ็กเก็ต

ใช้วิธีการแก้ไขปัญหาด้านล่างเพื่อหลีกเลี่ยงปัญหานี้

1. ใช้การตอกบัตร PPM 0 ครั้งระหว่างพาร์ทเนอร์ลิงก์ TX และตัวรับส่งสัญญาณ Intel® Stratix® 10 RX
2. ใช้ 1G/2.5G/5G/10G Multi-rate Ethernet PHY IP เป็นทางเลือกที่ใช้ฟังก์ชัน RX Core FIFO ที่คล้ายกันในตรรกะคอร์

ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro ในอนาคต