ID บทความ: 000077318 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 29/04/2021

มีข้อผิดพลาดใดๆ เกี่ยวกับการสนับสนุนอัตราข้อมูล INTEL® STRATIX® 10 L- และ H-Tile Standard PCS ในคู่มือผู้ใช้

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ในเอกสารของคู่มือผู้ใช้ PHY ตัวรับส่งสัญญาณ Intel® Stratix® 10 L และ H-Tile (UG-20055 | 2019.10.25) บทที่ 1 ตาราง 5 แสดงถึงอัตราข้อมูล PCS มาตรฐานที่รองรับเกรด L-tile -2 Speed Grade -1/-2 Speed Grade คือ 10.8134 Gbps ซึ่งไม่ถูกต้องสําหรับการสนับสนุนอัตราข้อมูลสูงสุด

    ความละเอียด

    อัตราข้อมูลที่รองรับข้างต้นอาจมีได้สูงสุด 12 Gbps พร้อมIntel® Stratix®ที่เหมาะสม 10 L- และ H-Tile Transceiver Native PHY FPGAการตั้งค่าพารามิเตอร์ IP เอกสารได้รับการอัปเดตในเวอร์ชัน 20.4

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Intel® Stratix® 10 GX FPGA
    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA
    Intel® Stratix® 10 SX SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้