ID บทความ: 000077316 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 28/05/2019

ทําไมตัวรับส่งสัญญาณอุปกรณ์ Intel® Stratix® 10 E-Tile ไม่ส่งหรือรับข้อมูลหลังจากการกําหนดค่าใหม่แบบไดนามิกโดยใช้ E-Tile Native PHY IP Embedded Streamer เพื่อโหลดโปรไฟล์การกําหนดค่าใหม่

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • ตัวรับส่งสัญญาณ Stratix® 10 E-Tile Native PHY
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel Quartus® Prime Pro Edition เวอร์ชัน 18.1 ถึง 19.1 ไฟล์ MIF ตัวรับส่งสัญญาณ E-Tile อาจไม่ได้รับการอัปเดตหลังจากกดปุ่มสร้าง HDL ใน E-Tile Native PHY IP Parameter Editor

    คุณอาจพบอาการใดอาการหนึ่งต่อไปนี้ในการออกแบบเนื่องจากปัญหานี้

    • บิตสถานะสตรีมเมอร์ MIF (0x40141[0]) อาจติดค้างอยู่สูงแทนที่จะเต้นในระดับสูง
    • บิตสถานะสตรีมเมอร์ MIF (0x40141[0]) อาจไม่กะพริบสูง
    • ตัวรับส่งสัญญาณได้รับการกําหนดค่าไม่ถูกต้องส่งผลให้ส่งและ/หรือรับพฤติกรรมที่ไม่คาดคิด

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ คุณสามารถทําตามลําดับด้านล่าง

    1) ลบไดเรกทอรี<ip_name>อินสแตนซ์ PHY IP E-tile Native

    2) เปิดอินสแตนซ์ E-tile Native PHY IP <ip_name>.ip Parameter Editor และสร้าง HDL

    3)คอมไพล์การออกแบบใหม่ของ

    ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro/Standard Edition เวอร์ชัน 19.2

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Intel® Stratix® 10 TX FPGA
    Intel® Stratix® 10 MX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้