ปัญหาสำคัญ
คำอธิบาย
ปัญหานี้มีผลต่อผลิตภัณฑ์ QDR II และ RLDRAM II
สําหรับการออกแบบที่มีกลุ่ม x18 หรือ x36 DQ เป็นไปได้ว่า พินข้อมูลไม่จําเป็นต้องมี I/Os ใน DQ ทุกกลุ่ม เมื่อสิ่งนี้เกิดขึ้น เกิดขึ้น prefitter ไม่ซ้ําตัวแบ่งสัญญาณนาฬิกา I/O อะตอมลงในกลุ่ม DQ ที่ไม่มี I/O ตัวแบ่งสัญญาณนาฬิกา I/O อะตอมในกลุ่ม DQ ต้องเชื่อมต่อซ้อนกัน เมื่อสัญญาณนาฬิกา I/O อะตอมของตัวแบ่งไม่มีอยู่ในหนึ่งในกลุ่ม DQ ซึ่งเป็นฮาร์ดแวร์ ความล้มเหลวอาจเกิดขึ้น
ความละเอียด
หลังการทําซ้ํา หากจํานวนตัวแบ่งสัญญาณนาฬิกา I/O อยู่ น้อยกว่าจํานวน DQSLBs ที่ใส่ส่วนที่ขาดหายไป อะตอมแบ่งสัญญาณนาฬิกา I/O อะตอมเหล่านี้ไม่มีพัดลม ภาพพรีฟิตเตอร์ คลัสเตอร์อะตอมตัวแบ่งสัญญาณนาฬิกา I/O ในกลุ่ม DQ โดยการข้าม Fan-ins (ห่วงโซ่ความล่าช้า DQS)
ปัญหานี้ได้รับการแก้ไขแล้ว