ฉันจะตัดสินใจว่าจะชดเชยความล่าช้าของบรรจุภัณฑ์ (Package Deskew)...

คำอธิบาย

ไม่จําเป็นต้องมีโต๊ะทํางานในแพ็คเกจสําหรับโปรโตคอลหน่วยความจําที่ทํางานที่ 800 MHz หรือต่ํากว่า

ความละเอียด

สําหรับการออกแบบ DDR3 และ RLDRAM3 ที่ทํางานสูงกว่า 800 MHz Intel ขอแนะนําให้คุณรันการวิเคราะห์เวลาด้วยพารามิเตอร์การเบ็ดเสร็จของบอร์ดที่ป้อนอย่างถูกต้องในเครื่องมือแก้ไขพารามิเตอร์ทรัพย์สินทางปัญญา (IP) เฉพาะในกรณีที่คุณได้รับการละเมิดเวลาที่ไม่ใช่คอร์ในรายงานเวลา 'Report DDR' คุณควรใช้ขั้นตอนที่ระบุไว้ในส่วน "Package Deskew" ของเล่มที่ 2 ในคู่มือ EMIF คําแนะนําอาจแตกต่างจากโซลูชันที่แสดงในคู่มืออินเทอร์เฟซหน่วยความจําภายนอก Intel กําลังทําการอัปเดตคู่มือ

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 25 ผลิตภัณฑ์

Arria® V ST SoC FPGA

Cyclone® III LS FPGA

Stratix® IV E FPGA

Stratix® V FPGA

Cyclone® V GT FPGA

Cyclone® III FPGA

Stratix® V GX FPGA

Cyclone® IV GX FPGA

Cyclone® V GX FPGA

Stratix® V GS FPGA

Arria® V GZ FPGA

Stratix® V GT FPGA

Arria® V GT FPGA

Stratix® IV GX FPGA

Arria® II GX FPGA

Arria® II GZ FPGA

Arria® V GX FPGA

Stratix® IV GT FPGA

Cyclone® V E FPGA

Stratix® V E FPGA

Cyclone® V SX SoC FPGA

Cyclone® V ST SoC FPGA

Cyclone® IV E FPGA

Arria® V SX SoC FPGA

Cyclone® V SE SoC FPGA

เลือกภาษาของคุณ

ใช้งานการค้นหาของ Intel.com

ลิงค์ด่วน

การค้นหาล่าสุด

ค้นหาขั้นสูง

ค้นหาเฉพาะใน

สิ่งแวดล้อม

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

คำประกาศสิทธิ์