ID บทความ: 000077084 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 26/11/2012

มีปัญหากับอินพุต LVDS กับความแตกต่างของโมเดล IBIS ของชิปยกเลิกการทํางาน (OCT) สําหรับอุปกรณ์ Stratix V, Arria V และ Cyclone V หรือไม่

สิ่งแวดล้อม

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ใช่ เมื่อใช้ซอฟต์แวร์ Quartus® II เพื่อสร้างรุ่น IBIS เบื้องต้นสําหรับอุปกรณ์ Stratix® V, Arria® V และ Cyclone® V รูปแบบการป้อนข้อมูลที่แตกต่างกันที่เปิดใช้งาน OCT ที่แตกต่างจะทํางานอย่างไม่ถูกต้อง ซึ่งรวมถึงมาตรฐาน I/O ที่แตกต่างทั้งหมด เช่น LVDS, Mini-LVDS และ RSDS

มีการเปลี่ยน DC บนสัญญาณ LVDS ที่ได้รับ ซึ่งมีผลต่อจุดข้ามสัญญาณบวกและลบทําให้รุ่นไม่สามารถใช้งานได้

ความละเอียด

คุณสามารถวางตัวต้านทานโอห์ม 100 โอห์มลงบนพินอินพุตของตัวรับสัญญาณที่แตกต่างโดยตรงโดยไม่ต้องใช้สายส่งระหว่างตัวต้านทานและพินตัวรับ  ซึ่งจะจําลองฟังก์ชันของ OCT ที่แตกต่างอย่างใกล้ชิด

ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในเวอร์ชั่นสุดท้ายของรุ่น IBIS ของอุปกรณ์ซึ่งจะพร้อมให้บริการในซอฟต์แวร์ Quartus II ในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 15 ผลิตภัณฑ์

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้