มีข้อบกพร่องใน UniPHY DDR3 IP ซึ่งอนุญาตให้สร้างการกําหนดค่าสําหรับอุปกรณ์หน่วยความจํา 8Gbit DDR3 ที่เลือกบนชิปเครื่องเดียวที่มีแถว 16 แถว, 11 คอลัมน์ และสร้างบิตที่อยู่ธนาคาร 3 บิตสําหรับคอนโทรลเลอร์หน่วยความจําแบบฮาร์ดและ HPS Cyclone® V Arria®
การกําหนดค่าความจุอุปกรณ์ DDR3 ที่รองรับมากที่สุดมีดังนี้:
ตัวควบคุมหน่วยความจําแบบฮาร์ดและตัวควบคุมหน่วยความจํา HPS: 4Gbit ต่อชิปที่เลือกด้วยการกําหนดค่าที่อยู่ 16 แถว, 10 คอลัมน์ และบิต 3 แบงค์
Soft Controller: 8Gbit ต่อชิปเลือกด้วยการกําหนดค่าที่อยู่ 16 แถว, 11 คอลัมน์, และบิต 3 แบงค์
ดูข้อมูลเพิ่มเติมเกี่ยวกับการกําหนดค่าที่รองรับคอนโทรลเลอร์หน่วยความจําแบบฮาร์ดและ HPS Arria® V โปรดดูตาราง 7-17: คุณสมบัติของคอนโทรลเลอร์หน่วยความจําฮาร์ด Arria® V ใน คู่มือ Arria V และดูตาราง 11-1: ตัวเลือกหน่วยความจําอินเทอร์เฟซอินเทอร์เฟซคอนโทรลเลอร์ SDRAM ใน คู่มืออ้างอิงระบบฮาร์ดโปรเซสเซอร์ Arria V
ดูข้อมูลเพิ่มเติมเกี่ยวกับการกําหนดค่าที่รองรับคอนโทรลเลอร์หน่วยความจําแบบฮาร์ดและ HPS Cyclone® V โปรดดูตาราง 6-14: คุณสมบัติของคอนโทรลเลอร์หน่วยความจําฮาร์ด Cyclone® V ใน คู่มือ Cyclone V และดูตาราง 11-1: ตัวเลือกหน่วยความจําอินเทอร์เฟซอินเทอร์เฟซคอนโทรลเลอร์ SDRAM ใน คู่มืออ้างอิงระบบฮาร์ดโปรเซสเซอร์ Cyclone V