ID บทความ: 000076926 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 19/03/2015

ฉันจะเปิดใช้งาน Ip ฮาร์ดอัตโนมัติในการออกแบบ Arria V หรือ Cyclone V ของฉันโดยใช้ Quartus II เวอร์ชั่น 13.1 และก่อนหน้าได้อย่างไร

สิ่งแวดล้อม

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

หากต้องการเปิดใช้งาน Hard IP (HIP) อัตโนมัติในการออกแบบ Arria® V หรือ Cyclone® V ของคุณโดยใช้ซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.1 และก่อนหน้า ให้ทําตามขั้นตอนการแก้ปัญหา/แก้ไขด้านล่าง:

ตรวจสอบให้แน่ใจว่าอุปกรณ์ของคุณมีการปรับปรุงแก้ไขไดย์ที่สามารถรองรับ HIP แบบอัตโนมัติได้  สําหรับรายละเอียด โปรดดูส่วนการกําหนดค่าผ่านโปรโตคอลของแผ่น Errata อุปกรณ์เป้าหมายของคุณในลิงก์ต่อไปนี้

http://www.altera.com/literature/lit-es.jsp

ความละเอียด

สร้างไฟล์ quartus.ini ที่รวมการตั้งค่าด้านล่างใน INI แฟ้ม  ไฟล์ quartus.ini นี้ควรบันทึกไว้ในไดเรกทอรีโครงการ quartus หากคุณมีไฟล์ quartus.ini อยู่แล้ว ให้เพิ่มการตั้งค่าด้านล่าง

PGMIO_ENABLE_AUTONOMOUS_HIP_MODE=ON
PGMIO_DISABLE_AV_CV_AUTONOMOUS=ปิด

บทความที่เกี่ยวข้อง

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 8 ผลิตภัณฑ์

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Arria® V GT FPGA
Cyclone® V ST SoC FPGA
Cyclone® V GX FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V SX SoC FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้