ID บทความ: 000076858 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ฉันควรใช้ความจุโหลดใดในการวิเคราะห์เวลา I/O ของอุปกรณ์ Stratix II และอุปกรณ์ Cyclone II

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เวอร์ชันของซอฟต์แวร์ Quartus II ที่ออกก่อนเวอร์ชัน 4.1 ใช้ความจุโหลดที่ไม่ใช่ศูนย์ที่กําหนดไว้ล่วงหน้าสําหรับการวิเคราะห์เวลา (ตัวอย่างเช่น โหลด pF 10 ตัวสําหรับเอาต์พุต LVTTL) ค่าความจุที่กําหนดไว้ล่วงหน้าเหล่านี้ไม่ได้รวมโครงสร้างบอร์ดและโหลดตัวรับสัญญาณที่เป็นไปได้ ดังนั้นการวิเคราะห์เวลาจึงมีความแม่นยําน้อยกว่าที่ระบุไว้ในการโหลดจริงกับซอฟต์แวร์ Quartus II

ในซอฟต์แวร์ Quartus II เวอร์ชั่น 4.1 อุปกรณ์ Stratix II และ Cyclone II จะใช้โมเดลการกําหนดเวลาใหม่ที่มีการโหลดค่าเริ่มต้น 0 pF สําหรับแต่ละมาตรฐาน I/O ยกเว้น PCI และ PCI-X (ทั้ง 10 pF) การโหลดพินเอาต์พุตจะมีผลกระทบต่อการกําหนดเวลาสัญญาณนาฬิกาต่อเอาต์พุต (tCO) เท่านั้น และไม่ส่งผลต่อประสิทธิภาพ I/O จําลองเวลาล่าช้าของบอร์ดสําหรับการออกแบบของคุณ รวมถึงโครงสร้างบอร์ดและโหลดตัวรับสัญญาณ หากคุณไม่ต้องการจําลองเวลา ซอฟต์แวร์ Quartus II เวอร์ชั่น 4.1 จะให้ตัวเพิ่มความล่าช้าสําหรับโหลดความจุที่แตกต่างกันตามมาตรฐาน I/O ที่แตกต่างกัน สามารถระบุการโหลดเอาต์พุตในซอฟต์แวร์ Quartus II โดยใช้ตัวเลือกตรรกะ "Output Pin Loading"

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® II FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้