เวอร์ชันของซอฟต์แวร์ Quartus II ที่ออกก่อนเวอร์ชัน 4.1 ใช้ความจุโหลดที่ไม่ใช่ศูนย์ที่กําหนดไว้ล่วงหน้าสําหรับการวิเคราะห์เวลา (ตัวอย่างเช่น โหลด pF 10 ตัวสําหรับเอาต์พุต LVTTL) ค่าความจุที่กําหนดไว้ล่วงหน้าเหล่านี้ไม่ได้รวมโครงสร้างบอร์ดและโหลดตัวรับสัญญาณที่เป็นไปได้ ดังนั้นการวิเคราะห์เวลาจึงมีความแม่นยําน้อยกว่าที่ระบุไว้ในการโหลดจริงกับซอฟต์แวร์ Quartus II
ในซอฟต์แวร์ Quartus II เวอร์ชั่น 4.1 อุปกรณ์ Stratix II และ Cyclone II จะใช้โมเดลการกําหนดเวลาใหม่ที่มีการโหลดค่าเริ่มต้น 0 pF สําหรับแต่ละมาตรฐาน I/O ยกเว้น PCI และ PCI-X (ทั้ง 10 pF) การโหลดพินเอาต์พุตจะมีผลกระทบต่อการกําหนดเวลาสัญญาณนาฬิกาต่อเอาต์พุต (tCO) เท่านั้น และไม่ส่งผลต่อประสิทธิภาพ I/O จําลองเวลาล่าช้าของบอร์ดสําหรับการออกแบบของคุณ รวมถึงโครงสร้างบอร์ดและโหลดตัวรับสัญญาณ หากคุณไม่ต้องการจําลองเวลา ซอฟต์แวร์ Quartus II เวอร์ชั่น 4.1 จะให้ตัวเพิ่มความล่าช้าสําหรับโหลดความจุที่แตกต่างกันตามมาตรฐาน I/O ที่แตกต่างกัน สามารถระบุการโหลดเอาต์พุตในซอฟต์แวร์ Quartus II โดยใช้ตัวเลือกตรรกะ "Output Pin Loading"