ID บทความ: 000076833 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 21/07/2020

ทําไมอินเทอร์เฟซ Intel® P-Tile Avalon®-ST สําหรับ PCI Express* IP RX จึงทํางานแตกต่างกันขึ้นอยู่กับเงื่อนไขการรีเซ็ต

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Avalon-ST Intel® Stratix® 10 Hard IP สำหรับ PCI Express*
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    IP ของ Intel® P-Tile Avalon®-ST สําหรับ PCI Express* ใช้โมดูลโต๊ะทํางานใน fabric FPGA เพื่อปรับสภาพแพ็คเก็ตด้านข้างที่มาจากอินเทอร์เฟซ Embedded Multi-die Interconnect Bridge (EMIB) โมดูลโต๊ะทํางานมีปัญหาในการรีเซ็ตที่อาจทําให้เกิดการจัดแนวที่ไม่ถูกต้องบนอินเทอร์เฟซ Avalon-ST RX

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 F-ซีรีส์
    เอฟพีจีเอ Intel® Stratix® 10 DX

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้