ID บทความ: 000076831 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 07/10/2020

ทําไมรุ่นตัวอย่างการออกแบบการกําหนดค่าใหม่ Ethernet Dynamic Ethernet 100G ล้มเหลวสําหรับทั้งอุปกรณ์ Intel Agilex® 7 FPGA และอุปกรณ์ FPGA Intel® Stratix®10

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® สำหรับ Arria® 10 และ Stratix® V Ethernet 100G ความหน่วงแฝงต่ำ
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหากับซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.1 E-Tile Hard IP สําหรับรุ่นตัวอย่างการออกแบบการกําหนดค่าใหม่แบบไดนามิก 100G จะไม่ทํางานสําหรับทั้ง Intel Agilex® 7 FPGA และอุปกรณ์ FPGA Intel® Stratix®10

     

     

    ความละเอียด

    ไม่มีการแก้ไขปัญหาสําหรับปัญหานี้ในเวอร์ชัน 20.1 ของซอฟต์แวร์ Prime Pro Edition Intel® Quartus®

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชั่น 20.2 ของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 20.2

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    เอฟพีจีเอ Intel® Stratix® 10 DX
    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 F-ซีรีส์
    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้