ID บทความ: 000076798 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 16/03/2018

มีปัญหาที่ทราบเกี่ยวกับ Intel® Stratix® 10 FPGA 3V I/Os ในโหมดผู้ใช้หรือไม่

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ใช่ เนื่องจากปัญหาที่ทราบกันในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 17.1 อัปเดต 2 หรือก่อนหน้า เมื่อ I/Os 3V ใน Intel® Stratix® 10 FPGAs ถูกมอบหมายให้กับ GND แบบคงที่ในการออกแบบ คุณอาจเห็นการย้อนกลับที่พินเอาต์พุต

    3V I/O อยู่ในธนาคาร I/O 6A,6B,6C,7A,7B,7C และมีจําหน่ายในความหนาแน่นและตัวแปรแพคเกจที่แตกต่างกันของอุปกรณ์ Intel® Stratix® 10

    ความละเอียด

    ในการแก้ไขปัญหานี้ ให้ใช้อินพุตเพื่อขับเคลื่อน I/O 3V หรือวางการกําหนดสัญญาณในกระบวนการสัญญาณนาฬิกา

    มีกําหนดการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้