ID บทความ: 000076756 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 22/02/2019

สามารถควบคุมขนาดบัฟเฟอร์ของ IP อินเทอร์เฟซหน่วยความจําภายนอก (EMIF) Intel® Arria® 10 เพื่อลดการใช้บล็อก RAM ในอุปกรณ์ FPGA ได้อย่างไร

สิ่งแวดล้อม

  • IP เอฟพีจีเอ Intel® Arria® 10 อินเทอร์เฟซหน่วยความจำภายนอก
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ในซอฟต์แวร์ Intel® Quartus® Prime ขนาดบัฟเฟอร์ของการเชื่อมต่อระหว่างตัวออกแบบแพลตฟอร์มขึ้นอยู่กับสองปัจจัย:

    1. ธุรกรรมการอ่านสูงสุดที่รออ่านจาก IP สเลฟ Avalon (เช่น: Intel Arria® 10 EMIF IP)

    2. ความกว้าง Burstcount ของอินเทอร์เฟซ Avalon MM

    อย่างไรก็ตาม ไม่สามารถเปลี่ยนธุรกรรมการอ่านสูงสุดที่รอดําเนินการของ IP EMIF และถูกตั้งค่าเป็นค่าคงที่ 64 เพื่อเพิ่มประสิทธิภาพ EMIF สูงสุด

    ความละเอียด

    ในการแก้ไขปัญหานี้ ลดความกว้างของอินเทอร์เฟซ Avalon MM Slave เพื่อลดขนาดบัฟเฟอร์ของ Intel® Arria® 10 EMIF IP

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้