คำอธิบาย
Intel® Cyclone® V GT Development Kit จะไม่กําหนดค่าเมื่อใช้บิตสตรีมที่บีบอัดในแฟลชเนื่องจาก Intel® MAX®V ผูกติดกับบิต MSEL กับ 0
ความละเอียด
ปรับเปลี่ยนการออกแบบ Intel® Max® V ใน pfl_control.vhd ซึ่งอยู่ภายใต้โฟลเดอร์ "hdl" จากโฟลเดอร์การติดตั้งชุดพัฒนา
ไปที่บรรทัดที่ 397 คุณจะสังเกต (msel <= "ZZZ0Z";) เปลี่ยนเป็น (msel <= "ZZZZZ";)
ซึ่งจะช่วยให้ MSEL สามารถเลือกได้ตาม DIPSW (สวิตช์ DIP) บนบอร์ด ตรวจสอบให้แน่ใจว่าได้เลือก MSEL อย่างถูกต้องตามโหมดการกําหนดค่า