ID บทความ: 000076653 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 19/12/2014

การจําลอง DDR3 VHDL ใน Max 10 ล้มเหลวด้วย Aldec Riviera-PRO

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ปัญหานี้มีผลต่ออินเทอร์เฟซ DDR3 ในอุปกรณ์ MAX 10 เครื่อง

    สําหรับอินเทอร์เฟซ DDR3 บนอุปกรณ์ MAX 10 การจําลอง VHDL ด้วย การจําลอง Aldec Riviera-PRO อาจล้มเหลว

    ความละเอียด

    วิธีแก้ไขปัญหาสําหรับปัญหานี้คือการใช้โปรแกรมจําลองอื่นๆ กว่า Aldec Riviera-PRO สําหรับการจําลองอินเทอร์เฟซ DDR3 บนMAX อุปกรณ์ 10 เครื่อง

    ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® MAX® 10 FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้