ID บทความ: 000076647 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 04/04/2017

ฉันจะแก้ไขปัญหาการละเมิดเวลาในการอ่านข้อมูลของอินเทอร์เฟซหน่วยความจําภายนอก Arria 10 DDR4 IP ได้อย่างไร

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Arria® 10 อินเทอร์เฟซหน่วยความจำภายนอก
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เมื่ออินเทอร์เฟซ Arria® 10 DDR4 ที่มีการกําหนดพารามิเตอร์อย่างถูกต้องได้รับการกําหนดค่าสําหรับความถี่สัญญาณนาฬิกาหน่วยความจํา 1200MHz ในอุปกรณ์เกรดความเร็ว -1 Arria 10 FPGA การกําหนดค่าบางอย่างอาจแสดงการละเมิดเวลาอ่านการจับภาพขนาดเล็กใน TimeQuest Report DDR

    ความละเอียด

    ต่อไปนี้เป็นเทคนิคบางส่วนในการปรับปรุงระยะขอบของเวลาการอ่านการจับภาพ ใช้ได้กับการกําหนดค่า IP DDR4 ใดๆ และไม่เพียงแต่สําหรับการทํางานที่ 1200MHz เท่านั้น

    1) อ่าน DBI : เลือกตัวเลือกพารามิเตอร์ DDR4 IP Memory Tab อ่าน DBI ตรวจสอบให้แน่ใจว่าคุณเลือกพารามิเตอร์ การตั้งค่าความหน่วงหน่วยความจํา CAS ที่ถูกต้องสําหรับการอ่าน DBI จากตารางความเร็วเอกสารข้อมูลของอุปกรณ์หน่วยความจํา DDR4 สําหรับการกําหนดค่าและความถี่ในการทํางานของคุณ

    2) DQS Group บิดเบี้ยว : ลดค่าการ เบ็ดเสร็จของระบบสูงสุดภายในกลุ่ม DQS ภายใต้แท็บ บอร์ด DDR4 IP ค่าเริ่มต้นตั้งไว้ที่ 20ps แต่มีความเร็วที่ต่ํากว่าและสามารถใช้งานกับเลย์เอาต์ PCB อย่างระมัดระวังได้

    3) ใช้อุปกรณ์หน่วยความจํา DDR4 ระดับความเร็วที่เร็วขึ้น

    4) Recalibration OCT เป็นระยะ : ใช้งาน IP หน่วยความจํา DDR4 ในการกําหนดค่าที่รองรับการปรับเทียบ OCT เป็นระยะ ดูหน้าต่างข้อความพารามิเตอร์ในเครื่องมือแก้ไขพารามิเตอร์ QSYS และจะมีข้อความเพื่อระบุว่าเปิดใช้งานการปรับเทียบ OCT เป็นระยะหรือไม่


    การกําหนดค่า DDR4 อาจไม่รองรับคุณสมบัตินี้ทั้งหมด โปรดทราบว่าหากมีการเปิดใช้งานการปรับเทียบ OCT เป็นระยะ ๆ แอปพลิเคชันจะป้องกันไม่ให้แอปพลิเคชันผู้ใช้เข้าถึงหน่วยความจํา DDR4 เป็นระยะเวลาสั้น ๆ เมื่อมีการปรับเทียบใหม่
    สําหรับข้อมูลเพิ่มเติม โปรดดูที่ ส่วน การคํานวณซ้ําในช่วง OCT ในบทที่ 2 ของ คู่มือ EMIF เล่ม 3 ที่แสดงวิธีการคํานวณความล่าช้านี้

    ในค่าที่ตั้งไว้ล่วงหน้าของหน่วยความจํา DDR4 การกําหนดค่าเริ่มต้นจะทําให้มีการปิดใช้งานการปรับเทียบ OCT เป็นระยะ วิธีเปิดใช้งาน:

    • ยกเลิกการเลือกพารามิเตอร์แท็บ FPGA I/O ใช้การตั้งค่า I/O เริ่มต้น
    • สําหรับ แอดเดรส/คําสั่ง และ สัญญาณนาฬิกาหน่วยความจํา ให้เปลี่ยน มาตรฐาน I/O เป็น SSTL-12 Class I และตั้งค่า โหมดเอาต์พุต ให้เป็นความแข็งแกร่งในปัจจุบัน

    ทําการจําลองระดับบอร์ดเพื่อเพิ่มประสิทธิภาพความสมบูรณ์ของสัญญาณ ความแรงของไดรฟ์ และการยกเลิกสําหรับอินเทอร์เฟซของคุณ

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้