ID บทความ: 000076580 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 29/07/2020

ทําไม IP RAM:2-PORT ล้มเหลวเมื่อใช้โหมดนาฬิกาคู่ Emulate TDP

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® RAM 2-PORT
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Edition เวอร์ชัน 20.2 และรุ่นก่อนหน้า คุณอาจเห็น "ข้อผิดพลาด: ram_2port_0.dcfifo_in: "FIFO ควรลึกแค่ไหน" (GUI_Depth) xxx อยู่นอกช่วง" เมื่อใช้ Emulate TDP โหมดนาฬิกาคู่ของ RAM:2-PORT IP

    ทั้งนี้เนื่องจากค่า "จํานวนคําของหน่วยความจํา" ใน Tab Widths/Blk Type อยู่นอกช่วง โดยสามารถตั้งค่าเป็นโหมดนาฬิกาคู่ 2^n (1<n<18) เท่านั้นเมื่อใช้โหมดนาฬิกาคู่ Emulate TDP

    ความละเอียด

    ไม่จําเป็นต้องแก้ไขปัญหา กําหนดค่าให้ถูกต้องสําหรับจํานวนคําของหน่วยความจําใน Tab Widths/Blk Type, 2^n (1<n<18) เมื่อใช้โหมดนาฬิกาคู่ Emulate TDP

    เวอร์ชันในอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ถูกกําหนดให้ได้รับการปรับปรุงเพื่อสร้างข้อความแสดงข้อผิดพลาดใน IP GUI เมื่อค่าของหน่วยความจําอยู่นอกช่วง

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    เอฟพีจีเอ Intel® Agilex™ และเอฟพีจีเอ SoC
    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้