ทําไม JESD204C Intel® FPGA IP Example Design จึงไม่สามารถทํางานได้อย่างถูกต้องเป็นระยะๆ เมื่อทําการทดสอบการรีเซ็ตซ้ําใน Intel® Stratix® 10 MX, Intel® Stratix®อุปกรณ์ 10 TX หรือ Intel Agilex®

เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.2 ถึง 20.1 การออกแบบตัวอย่าง Intel® FPGA IP JESD204C อาจไม่สามารถทํางานได้อย่างถูกต้องเป็นระยะๆ เมื่อทําการทดสอบการรีเซ็ตซ้ําๆ เมื่อใช้อุปกรณ์ Intel® Stratix® 10 TX, Intel® Stratix® 10 MX หรือ Intel Agilex® 7

นี่เป็นเพราะความเป็นไปได้ของการใช้ RX Gearbox FIFO RD ว่างเปล่าเป็นระยะๆ ระหว่างการทดสอบการรีเซ็ตซ้ําๆ

เพื่อหลีกเลี่ยงความล้มเหลว ขอแนะนําให้หน่วงเวลาการอ่าน FIFO ที่ 1 เพื่อให้มีการป้องกันรอบนาฬิกาลิงก์เพิ่มเติมให้กับ FIFO RD EMPTY

นอกจากนี้ยังมีโปรแกรมแก้ไขเพื่อแก้ไขปัญหานี้สําหรับซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.2, 19.3, 19.4 และ 20.1

ดาวน์โหลดและติดตั้งโปรแกรมแก้ไขที่เกี่ยวข้องจากลิงก์ที่เหมาะสมด้านล่าง

ดาวน์โหลดโปรแกรมแก้ไข Intel® Quartus® Prime 19.2 Patch 0.19 สําหรับ Windows (.exe)

ดาวน์โหลดโปรแกรมปรับปรุง Intel® Quartus® Prime 19.2 Patch 0.19 for Linux (.run)

ดาวน์โหลด Readme สําหรับ Intel® Quartus® Prime 19.2 Patch 0.19 (.txt)

ดาวน์โหลดโปรแกรมปรับปรุง Intel® Quartus® Prime 19.3 Patch 0.49 สําหรับ Windows (.exe)

ดาวน์โหลดโปรแกรมปรับปรุง Intel® Quartus® Prime 19.3 Patch 0.49 for Linux (.run)

ดาวน์โหลด Readme สําหรับ Intel® Quartus® Prime 19.3 Patch 0.49 (.txt)

ดาวน์โหลดโปรแกรมแก้ไข Intel® Quartus® Prime 19.4 Patch 0.26 สําหรับ Windows (.exe)

ดาวน์โหลดโปรแกรมปรับปรุง Intel® Quartus® Prime 19.4 Patch 0.26 for Linux (.run)

ดาวน์โหลด Readme สําหรับ Intel® Quartus® Prime 19.4 Patch 0.26 (.txt)

ดาวน์โหลดโปรแกรมแก้ไข Intel® Quartus® Prime 20.1 Patch 0.12 สําหรับ Windows (.exe)

ดาวน์โหลดโปรแกรมปรับปรุง Intel® Quartus® Prime 20.1 Patch 0.12 for Linux (.run)

ดาวน์โหลด Readme สําหรับ Intel® Quartus® Prime 20.1 Patch 0.12 (.txt)

ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel Quartus Prime Pro Edition เวอร์ชั่น 20.2