ID บทความ: 000076537 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 23/06/2017

ทําไมจึงมีการยืนยันtx_transfer_statusหลังจากกําหนดค่าคอร์ IP 10G MAC Ethernet 10G ความหน่วงแฝงต่ําเป็นอัตราข้อมูล 1Gbps

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Triple-Speed Ethernet
  • IP เอฟพีจีเอ Intel® Ethernet 10G MAC ความหน่วงแฝงต่ำ
  • IP เอฟพีจีเอ Intel® 1G 2.5G 5G 10G Multi-rate Ethernet PHY
  • IP เอฟพีจีเอ Intel® Ethernet 10G MAC
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ปัญหานี้สามารถสังเกตได้หาก TSE MegaCore 1G PHY เชื่อมต่อกับ Ethernet 10G MAC Megacore ความหน่วงแฝงต่ํา

    Ethernet 10G MAC Megacore ความหน่วงแฝงต่ําไม่รองรับการเชื่อมต่อ TSE 1G PHY ข้อมูลนี้มีอยู่ใน คู่มือผู้ใช้อีเธอร์เน็ต 10G MAC ความหน่วงแฝงต่ํา

     

    ความละเอียด

    การกําหนดค่าต่อไปนี้ได้รับการสนับสนุน:

    ใช้เมกะคอร์ IP Ethernet PHY แบบหลายอัตรากับแกน IP อีเธอร์เน็ต 10G MAC ความหน่วงแฝงต่ํา

    หรือ

    ใช้ TSE 1G PHY Megacore กับแกน IP 10GbE MAC แบบดั้งเดิม

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Stratix® V FPGA
    Intel® Arria® 10 FPGA และ SoC FPGA
    Arria® V FPGA และ SoC FPGA
    Cyclone® V FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้