ID บทความ: 000076518 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 11/09/2019

ข้อผิดพลาด(18090): อินเทอร์เฟซหน่วยความจําภายนอกและ PHYLite ต้องแชร์สัญญาณนาฬิกาและรีเซ็ตทั่วไปเมื่อมีข้อจํากัดที่คอลัมน์ I/O เดียวกัน

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Arria® 10 อินเทอร์เฟซหน่วยความจำภายนอก
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชั่น 19.2 หรือก่อนหน้า คุณอาจเห็นข้อความแสดงข้อผิดพลาดที่พอดีเมื่อคุณไม่ได้แชร์สัญญาณนาฬิกาและรีเซ็ตเดียวกันในหลายIntel Arria® 10 EMIF IP ในคอลัมน์ I/O เดียวกัน ข้อความนี้ไม่ถูกต้อง และคุณสามารถทําตามคําแนะนําตามที่ระบุไว้ใน คู่มือผู้ใช้ IP Intel Arria 10 EMIF ในการวางหลายอินเทอร์เฟซไว้ในคอลัมน์ I/O เดียวกัน คุณต้องตรวจสอบให้แน่ใจว่าสัญญาณรีเซ็ตทั่วโลก (global_reset_n) สําหรับแต่ละอินเทอร์เฟซทั้งหมดมาจากพินหรือสัญญาณอินพุตเดียวกัน

     

    ความละเอียด

    ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Intel® Quartus® Prime รุ่นใหม่ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้