เนื่องจากข้อกําหนดการวางตัวรับส่งสัญญาณ H-tile Hard IP สําหรับIntel® Stratix® IP FPGA 10 สามารถประเมินได้อย่างสมบูรณ์บนชุดพัฒนาFPGA DK-DEV-1SMX-H-A Stratix® 10 MX เท่านั้น
ในชุดอุปกรณ์นี้ โมดูล QSFP ทั้งสองได้รับการกําหนดเส้นทางไปยังช่องสัญญาณตัวรับส่งสัญญาณที่จําเป็นสําหรับ H-tile Hard IP สําหรับการประเมินอีเธอร์เน็ต
โมดูล QSFP บนชุดต่อไปนี้ไม่ได้กําหนดเส้นทางไปยังช่องสัญญาณตัวรับส่งสัญญาณ H-Tile Hard MAC ที่จําเป็น จึงไม่สามารถใช้สําหรับการประเมิน H-Tile Hard Ethernet MAC แบบเต็มรูปแบบ:
ชุดปรับปรุงIntel® Stratix® DK-DEV-1SGX-H-A 10 FPGA
ชุดพัฒนาการตรวจสอบความถูกต้องของสัญญาณ GX DK-SI-1SGX-H-A Intel® Stratix® 10 GX
ชุดพัฒนาการตรวจสอบความถูกต้องของสัญญาณ DK-SI-1STX-E-A Intel® Stratix® 10 TX
ชุดพัฒนา SoC DK-1SSX-L-A Intel® Stratix® 10 SoC มีเฉพาะในการกําหนดค่า L-Tile เท่านั้น จึงไม่สามารถใช้สําหรับการประเมิน H-Tile IP