ID บทความ: 000076420 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 22/06/2020

เมื่อใช้ Intel® FPGA P-Tile Avalon® Streaming IP สําหรับ PCI* Express ทําไมจึงพบข้อผิดพลาดเมื่อเลือก "เปิดใช้งานอินเทอร์เฟซการหมดเวลา"

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Avalon-ST Intel® Stratix® 10 Hard IP สำหรับ PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหาเกี่ยวกับ Intel® FPGA P-Tile Avalon® Streaming IP สําหรับ PCI* Express และข้อผิดพลาดของแบบฟอร์มที่แสดงด้านล่างจะปรากฏให้เห็นหากตัวเลือก "เปิดใช้งานอินเทอร์เฟซการหมดเวลาเสร็จสมบูรณ์" ถูกเลือกไว้ใน IP GUI

    ข้อผิดพลาด: intel_pcie_ptile_ast_0.dummy_user_avmm_rst มี associatedClock ของ "p0_hip_reconfig_clk" ซึ่งไม่พบ

    นี่เป็นเพราะอินเทอร์เฟซการหมดเวลาเสร็จสมบูรณ์ซึ่งเกี่ยวข้องกับ hip_reconfig_clkอย่างไม่ถูกต้อง ข้อผิดพลาดนี้ป้องกันไม่ให้ IP ถูกสร้างขึ้น

    ความละเอียด

    ใน v20.1 ของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ไม่มีวิธีแก้ไขปัญหานี้ให้สร้าง IP ที่มีตัวเลือก "เปิดใช้งานอินเทอร์เฟซการหมดเวลาเสร็จสมบูรณ์"

    ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นใน v20.2 ของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    เอฟพีจีเอ Intel® Stratix® 10 DX
    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 F-ซีรีส์

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้