คำอธิบาย
เนื่องจากการจํากัด Intel® FPGA IP อีเธอร์เน็ตความเร็วสามเท่าที่มีตัวเลือก "LVDS" เป็น "ประเภทตัวรับส่งสัญญาณ" ไม่สามารถผสานรวม IOPLs ได้
คุณอาจเห็นข้อผิดพลาดนี้ในซอฟต์แวร์ Intel® Quartus® Prime เมื่อคุณเริ่มต้นหลาย Intel® FPGA IP อีเธอร์เน็ตความเร็วสามเท่าพร้อมตัวเลือก "LVDS" เป็น "ประเภทตัวรับส่งสัญญาณ" ในธนาคาร I/O เดียวสําหรับ Intel® Arria® 10 Intel® Cyclone® 10 GX หรืออุปกรณ์ Intel® Stratix® 10 L-Tile/H-Tile
ความละเอียด
เพื่อหลีกเลี่ยงข้อผิดพลาดนี้ ให้ทําตามขั้นตอนด้านล่าง:
- สร้าง Intel® FPGA IP อีเธอร์เน็ตความเร็วสามเท่าด้วยตัวเลือก "ไม่มี" เป็น "ประเภทตัวรับส่งสัญญาณ"
- สร้าง LVDS SERDES Intel® FPGA IP ด้วยหลายช่องสัญญาณ
- เชื่อมต่อ IP สองตัว ด้วยตนเอง