ID บทความ: 000076130 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 20/11/2015

การจําลอง VHDL ของ Arria 10 EMIF IP กับ Riviera-PRO อาจล้มเหลวในบางสถานการณ์

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ปัญหานี้มีผลต่อโปรโตคอลหน่วยความจําภายนอกที่รองรับทั้งหมดบนอุปกรณ์ Arria 10 เครื่อง หากการออกแบบของคุณใช้โมเดลการจําลอง VHDL ที่มีฟังก์ชันบัส Altera EMIF รุ่น การจําลองด้วย Riviera-PRO เวอร์ชั่นก่อนหน้าปี 2015.06 อาจล้มเหลว ความคืบหน้า

    ความละเอียด

    วิธีแก้ไขปัญหาสําหรับปัญหานี้มีดังนี้:

    • จําลองการใช้งาน Verilog แทน VHDL ปัญหานี้เกิดขึ้นเฉพาะกับ VHDL
    • ใช้โปรแกรมจําลองอื่นนอกเหนือจาก Riviera-PRO ปัญหานี้เกิดขึ้นเฉพาะ กับ Riviera-PRO

    ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้