ปัญหาสำคัญ
คำอธิบาย
ในอุปกรณ์ Stratix V คาดว่าจะมีธนาคาร I/O ที่มุมหนึ่ง มีความล่าช้าของ Core-to-I/O และ I/O-to-Core ที่สูงกว่าค่าการบิดเบี้ยว ธนาคาร I/O อื่นๆ และไม่เหมาะสําหรับการรบกวนกับภายนอก หน่วยความจําที่ความถี่สูงกว่า 667 MHz ลักษณะของมุม ธนาคาร I/O ยังไม่ได้แสดงขึ้นในรูปแบบการกําหนดเวลา Stratix V ในเวอร์ชัน 10.1 ของซอฟต์แวร์ Quartus II ดังนั้นเวลา การวิเคราะห์จะไม่สามารถระบุลักษณะของประสิทธิภาพของ มุม I/O
ความละเอียด
หลีกเลี่ยงการใช้ธนาคาร I/O ภายนอกที่ด้านบนและด้านล่าง ของอุปกรณ์