ID บทความ: 000076091 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 29/05/2015

เหตุใดเหตุการณ์การข้ามสัญญาณจึงเกิดขึ้นระหว่างพินสองตัวที่อยู่ติดกันในระหว่างการเปิดเครื่องของอุปกรณ์ Arria II, Stratix II, Stratix III หรือ Stratix IV

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เมื่อสัญญาณขับเคลื่อนพินที่รองรับอินพุตหรือเอาต์พุต LVDS ที่แท้จริงใน Arria® II, Stratix® II, Stratix III หรืออุปกรณ์ IV Stratix คุณอาจเห็นสัญญาณที่ข้ามไปยังพินที่อยู่ติดกัน ซึ่งเป็นพินฟรีของพิน LVDS ระหว่างการเปิดเครื่อง  เหตุการณ์การข้ามสัญญาณนี้อาจเกิดขึ้นได้ก็ต่อเมื่อ VCC หรือ VCCINT ข้ามแรงดันไฟฟ้าระดับกลางหลังจากที่ VCCIO ถูกขับเคลื่อน  เมื่อ VCC หรือ VCCINT ถึงช่วงการทํางานที่แนะนํา การข้ามสัญญาณจะไม่เกิดขึ้น

พฤติกรรมนี้ไม่มีผลบังคับใช้กับ :

  • พินที่รองรับเฉพาะ LVDS แบบจําลองเท่านั้น
  • อุปกรณ์ที่ไม่มีตัวเลือกการยกเลิกแบบขนานบนชิปสําหรับ LVDS
  • อุปกรณ์ที่มีการจัดลําดับพลังงานเมื่อ VCC หรือ VCCINT เพิ่มขึ้นก่อนที่ VCCIO
ความละเอียด

เพื่อป้องกันเหตุการณ์การข้ามสัญญาณนี้ ให้เพิ่มพลังงาน VCCIO หลังจาก VCC หรือ VCCINT ไปถึงช่วงการทํางานที่แนะนํา

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 8 ผลิตภัณฑ์

Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® II FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® II GX FPGA
Stratix® III FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้