ปัญหาสำคัญ
ปัญหานี้มีผลต่อ DDR3 DIMM ที่เลือกหลายชิปซึ่งจําเป็น บิตที่อยู่มิเรอร์ ปัญหานี้อาจทําให้การออกแบบของคุณล้มเหลว ในการจําลอง
โมเดลการจําลองหน่วยความจําเริ่มต้นไม่รองรับแอดเดรส เรอร์ เมื่อคุณสร้างการออกแบบของคุณในตัวอย่าง Testbench เมื่อเปิดใช้งานพารามิเตอร์การทํามิเรอร์ที่อยู่การจําลองของคุณล้มเหลว หากต้องการจําลองให้สําเร็จ คุณต้องเปลี่ยนการจําลองหน่วยความจําในปัจจุบัน รุ่นที่มีโมเดลหน่วยความจําของผู้ขายและสะท้อนบิตแอดเดรส <variation_name>_example_top_tb.v หรือไฟล์ .vhd
ใช้โมเดลหน่วยความจําของผู้จัดจําหน่ายและสะท้อนบิตแอดเดรส ด้านบนตัวอย่างสําหรับชิปเป้าหมายที่เลือกโดยทําสิ่งที่หลงกล:
- สร้างการทดสอบ DDR3 ใหม่ หลังจากสร้างใหม่ testbench ในไฟล์ตัวแปรชั้นนํา <variation_name>.v หรือ .vhd มองหารหัสต่อไปนี้:
- ดาวน์โหลดรุ่นหน่วยความจําของผู้จัดจําหน่าย
- สําหรับชิปที่เลือกที่ต้องมีการตรวจสอบที่อยู่ แก้ไขไฟล์ <variation_name>_example_top_tb.v หรือ .vhd โดยดําเนินการดังนี้:
ข้อมูลการเรียกข้อมูล:
และเปลี่ยนรหัสเป็นดังนี้:
ข้อมูลการเรียกข้อมูล:
เพิ่มบรรทัดต่อไปนี้:
wire[gMEM_ADDR_BITS - 1:0] a_reversed;
wire[gMEM_BANK_BITS - 1:0] ba_reversed;
assign a_reversed[2:0] = a_delayed[2:0];
assign a_reversed[3] = a_delayed[4];
assign a_reversed[4] = a_delayed[3];
assign a_reversed[5] = a_delayed[6];
assign a_reversed[6] = a_delayed[5];
assign a_reversed[7] = a_delayed[8];
assign a_reversed[8] = a_delayed[7];
assign a_reversed[gMEM_ADDR_BITS - 1:9] = a_delayed[gMEM_ADDR_BITS
-
1:9];
assign ba_reversed[0] = ba_delayed[1];
assign ba_reversed[1] = ba_delayed[0];
assign ba_reversed[gMEM_BANK_BITS - 1:2] = ba_delayed[gMEM_BANK_BITS
- 1:2];
ค้นหาบรรทัดต่อไปนี้:
.ba (ba_delayed),
.addr (a_delayed[14-1: 0]),
และเปลี่ยนเป็น:
.ba (ba_reversed),
.addr (a_reversed),