ID บทความ: 000075991 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 02/09/2014

มีปัญหาที่ทราบเกี่ยวกับ rxvalid เป็นครั้งคราวในการถอดรหัสเมื่อ Rate Match FIFO ดําเนินการแทรก SKP เมื่อใช้ Soft PIPE Gen3 บนอุปกรณ์ Stratix V GX

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ใช่ มีปัญหาที่ทราบกันใน PCI Express Gen3 soft PIPE ที่ rxvalid จะถูกถอดออกเป็นครั้งคราวเมื่อ Rate Match FIFO ทําการใส่ SKP บนอุปกรณ์ Stratix® V GX

    ปัญหานี้จะเห็นในระบบที่ไม่ได้ใช้สัญญาณนาฬิกาอ้างอิงทั่วไป จะไม่เห็นปัญหาเมื่อใช้นาฬิกาทั่วไป

    ความละเอียด

    ในการแก้ไขปัญหานี้ ให้ละเลยสัญญาณ rxvalid ระหว่างการใส่ SKP และใช้ rxstatus บนอินเทอร์เฟซ PIPE แทนเพื่อทราบว่ามีการใส่อักขระ SKP (rxstatus = 001) แทน

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Stratix® V FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้