คำอธิบาย
เมื่อคุณสร้างอินสแตนซ์ตัวรับส่งสัญญาณ IV GX Stratix®ในการกําหนดค่า PCI Express (PIPE) x8 ตัวจัดการปลั๊กอิน ALTGX MegaWizard® จะมีพอร์ตเอาต์พุตสองบิต หนึ่งตัวสําหรับแต่ละ coreclkout บล็อกตัวรับส่งสัญญาณ
Alteraได้ระบุว่าในระหว่างการจําลองการทํางานของการกําหนดค่าcoreclkout[1]ข้างต้น จะติดอยู่ที่ศูนย์ลอจิกเสมอ ลักษณะการทํางานที่คาดไว้คือจะมีการเปลี่ยนแปลงทั้งcoreclkout[0]ใน และcoreclkout[1]
การแก้ไขปัญหาชั่วคราว: Alteraแนะนําให้คุณใช้พอร์ตเดียว coreclkout[0] เพื่อนาฬิกาตรรกะผู้ใช้ในการออกแบบของคุณ