ID บทความ: 000075888 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

มีปัญหาที่ทราบกันดีเกี่ยวกับไฟล์ BSDL ก่อนการกําหนดค่าที่สร้างขึ้นด้วยซอฟต์แวร์ Quartus II เวอร์ชั่น 9.1 สําหรับอุปกรณ์ Stratix IV GT หรือไม่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ใช่ รูปแบบพินสําหรับพินการเขียนโปรแกรมเฉพาะบางส่วนถูกตั้งค่าอย่างไม่ถูกต้องในไฟล์ BSDL ที่กําหนดค่าไว้ล่วงหน้าสําหรับอุปกรณ์ Stratix® IV GT สร้างขึ้นด้วยซอฟต์แวร์ Quartus® II เวอร์ชั่น 9.1

ในการดําเนินการทดสอบการสแกนแบบ boundary ก่อนการกําหนดค่าสําหรับอุปกรณ์ Stratix IV GT ให้ใช้ไฟล์ BSDL ที่กําหนดค่าไว้ล่วงหน้าได้ที่ http://www.altera.com/support/devices/bsdl/stratix-iv/stxiv-bsdl.jsp

ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus II รุ่นถัดไป

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® IV GT FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้