ทําไมระบบ IV GX/GT Stratixของฉันจึงพบข้อผิดพลาดบิตของตัวรับสัญญาณเมื่อใช้การกําหนดค่าใหม่แบบไดนามิกเพื่อเปลี่ยนระหว่างโหมด PCIe และโหมดตัวรับส่งสัญญาณอื่นๆ

สําหรับข้อมูลเกี่ยวกับสาเหตุที่ระบบ Stratix® IV ของคุณอาจพบข้อผิดพลาดบิตของตัวรับสัญญาณโดยใช้การกําหนดค่าใหม่แบบไดนามิกเพื่อเปลี่ยนระหว่างโหมด PCIe และโหมดตัวรับส่งสัญญาณอื่นๆ โปรดดู Stratix IV GX Errata Sheet (PDF) และ Stratix IV GT Errata Sheet (PDF)

หากต้องการแก้ไขปัญหาดังกล่าว ให้ใช้โซลูชันรีเซ็ตลําดับที่อธิบายไว้ด้านล่างและแสดงไว้ในรูปคลื่นในรูปภาพที่ 1 หลังจากเสร็จสิ้นการกําหนดค่าใหม่แบบไดนามิกแล้ว การใช้ลําดับการรีเซ็ตจะช่วยให้มั่นใจได้ว่ามีการเริ่มต้นตัวรับส่งสัญญาณแต่ละตัวอย่างถูกต้อง

รูปภาพที่ 1 รีเซ็ตรูปคลื่นลําดับ

ตรวจสอบrx_analogresetสัญญาณและrx_digitalreset

1. สัญญาณ rx_freqlocked[0..n-1] จะอยู่ในระดับต่ํา ซึ่งระบุว่าตัวรับส่งสัญญาณกําลังล็อกไว้ที่สัญญาณนาฬิกาอ้างอิง (ล็อกไปที่การอ้างอิง)
2. ถอดรหัส rx_analogreset สัญญาณ ตรวจสอบให้แน่ใจว่ามีข้อมูลอยู่ในอินพุตตัวรับสัญญาณก่อนถอดรหัส rx_analogreset สัญญาณ
3. สัญญาณ rx_freqlocked[0..n-1] จะสูงขึ้นโดยระบุว่าตัวรับส่งสัญญาณกําลังล็อกข้อมูลอยู่
4. ประมาณ 4 μs (t _{LTD_Auto}) หลังจากสัญญาณสุดท้าย rx_freqlocked ไปถึงระดับสูง ให้ถอด rx_digitalreset รหัสสัญญาณ