ID บทความ: 000075841 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไมบล็อกหน่วยความจํา M9K ในอุปกรณ์ Arria II GX ล้มเหลวในการเขียนข้อมูลใหม่แม้ว่าสัญญาณควบคุมที่เกี่ยวข้องกับการเขียนจะทํางานอย่างถูกต้อง

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

หากสัญญาณนาฬิกาไม่เป็นไปตามข้อมูลจําเพาะความกว้างของพัลส์ขั้นต่ํา (เวลานาฬิกาสูงและเวลาต่ําของสัญญาณนาฬิกา) ตลอดเวลาขณะทําการเขียน (wren=1) ข้อมูลใหม่อาจไม่สามารถเขียนอย่างถูกต้องในบล็อกหน่วยความจําในอุปกรณ์ Arria® II GX สัญญาณนาฬิกาที่ละเมิดข้อมูลจําเพาะนี้อาจทําให้เกิดลักษณะการทํางานของหน่วยความจําที่ไม่คาดคิดในโหมด True-Dual-Port, อ่านก่อนเขียน

 

เลือกโหมดอ่านก่อนเขียนหากมีเงื่อนไขต่อไปนี้:

  • พารามิเตอร์การอ่าน-ระหว่างการเขียนพอร์ตเดียวกันถูกตั้งค่าเป็น "NEW_DATA_WITH_NBE_READ" OR
  • พารามิเตอร์การอ่าน-ระหว่างการเขียนพอร์ตเดียวกันถูกตั้งค่าเป็น "OLD_DATA" OR
  • พารามิเตอร์การอ่าน-ระหว่างการเขียนพอร์ตผสมถูกตั้งค่าเป็น "OLD_DATA"

 

หากไม่สามารถรับประกันความสมบูรณ์ของสัญญาณนาฬิกาในแอปพลิเคชันของคุณ คุณอาจทําหนึ่งในตัวเลือกต่อไปนี้:  

  • ปิดใช้งานการเขียน (wren=0) เมื่อนาฬิกาไม่เสถียร (เช่น ในระหว่างการเปิดเครื่องหรือการกําหนดค่าแหล่งนาฬิกาภายนอก)
  • ใช้ PLL บนชิปเป็นแหล่งสัญญาณนาฬิกาอินพุตไปยังบล็อกหน่วยความจํา  
  • ทําการรีเซ็ตทั่วโลกแบบชิปกว้างโดยระบุDEV_CLRnไว้มากกว่า 500μs เมื่อนาฬิกาเสถียร
  • ใช้โหมด Fast Write โหมดนี้จะถูกเลือกเมื่อตั้งค่าพารามิเตอร์การอ่าน-ระหว่างการเขียนพอร์ตเดียวกันเป็น "NEW_DATA_NO_NBE_READ" และ ตั้งค่าพารามิเตอร์การอ่าน-ระหว่างการเขียนพอร์ตผสมเป็น "DONT_CARE"

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้