ID บทความ: 000075695 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไมพอร์ตเอาต์พุตrx_phase_comp_fifo_errorของตัวรับส่งสัญญาณ Stratix IV GX จึงอยู่ในสถานะที่ไม่ได้กําหนดเสมอในระหว่างการจําลองการทํางาน

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

Alteraได้ระบุว่าระหว่างการจําลองการทํางานของตัวรับส่งสัญญาณ Stratix® IV GX พอร์ต rx_phase_comp_fifo_error เอาต์พุตจะอยู่ในสถานะที่ไม่ได้กําหนดเสมอ นี่เป็นปัญหาที่ทราบแล้ว Alteraแนะนําให้คุณอย่าใช้พอร์ตนี้สําหรับการจําลองการออกแบบซอฟต์แวร์ Quartus® II เวอร์ชัน 8.0

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® IV GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้